您的位置 >> 产业新闻

赛灵思:生活在一个ARM崛起和后Altera的时代(上)
更新于2015-08-10 13:47:00 文章出处:与非网
分享到:

 英特尔和Altera传出收购消息以后,分分合合好几次。导致我买的股票上涨了5美元,我奖励自己吃了一顿麦当劳,但是这些消息对于被收购前的Altera可能更有价值。

 

2008年1月16日,我在一次发布会上和英特尔的战略市场人员讨论过嵌入式市场。这更像是一场盘问,英特尔提出了一些开放性问题,如发展趋势、竞争格局,但是没有谈到收购,因为英特尔当时不对自己的信息做分享。我不经意提到了“SoC可重构”的概念,把一个FPGA设置在一个处理器附近可以加速后面的I/O速度,听完以后大部分人都互相对视,并做笔记,没有得到回应,更别提详细的构架问题。


当时我确认英特尔已经在开始考虑这个问题了,甚至已经开始着手展开相关工作,或许是我的问题埋下了种子。两年半以后,在2010年的IDF上他们推出“Stellarton”,一颗45nm AtomE600处理器和一颗Altera FPGA封装在一起。

 

2011年3月1日,赛灵思发布了Zynq-7000系列。他们采用了一个实际的嵌入式内核ARM-A9,并且紧密地集成了两个28nm可编程逻辑器(处理器),包括加强型缓存端口之间的PL和PS。Artix-7或者 Kintex-7设备,逻辑单元28K到444K。最小的版本是225个引脚,13X13mm BGA,最大的900个引脚,31X31mm封装,I/O覆盖范围相当于双核速度。

 

在这一轮竞争中赛灵思赢了,毫无疑问,结合IP(ARM加上他们自己的),制程(台积电),结构和封装,以及我们提到的Vivado软件。当时英特尔还没有发觉集成和小型封装,甚至夸克的内核。Altera经过深思熟虑后已经做出回应,基于ARM的SoC已经有了,但是和Zynq的市场占有率还是有一定差距,部分原因是制造商的能力问题,如:安富力的ZedBoard系列和Adapteva Parallela,部分原因是制程的问题。


为了弥补工艺上的不足,Altera和英特尔抓住了2013年2月的14nm FinFET 工艺节点。FPGA是一个伟大的方式,它可以证明先进的工艺节点是有意义的。2014年3月,这项协议被扩展到覆盖多次拉丝系统封装。几个月之后,英特尔开始讨论Xeon部分,如Knights,与FPGA在芯片上加速落地,但不是Altera。目标是新的“工作负荷优化”服务器处理器。


读者知道我们有时候会写关于“工作负荷优化”处理器的内容。这时候,问题变成了牛奶已经生产出来了为什么还要买牛?一年前我曾经写过,英特尔将会把技术进行授权,但是不会收购。因此,为什么英特尔以8.6倍的预估价格,抛出167亿美元收购Altera?让我很不解,我当时的预测是会以两倍预估价收购。


这样就使得Altera的技术没有落入其它公司,如:AMD,AppliedMicro,博通,Cavium和高通,这些公司都采用64位ARMv8核的低功耗,高密度SoC,或者已经准备采用。同时,当博通以4.4倍预估价370亿美金卖给安华高时,焦急的英特尔出手了。如果英特尔希望在数据中心的门口挡住ARM,这时出手时机最好。(但是,这里可能有另外的问题。Altera有一系列的军用客户,大概占22%-包括工业,军事和汽车。预计:英特尔拆分的子公司需要Altera的前国防商业监管机构批准交易。)


同时,赛灵思发力他们的优势。2013年11月,他们的第一批UltraScale产品在台积电的20nm工艺下准备好了。2015年2月,他们宣布Ultrascale+在台积电16FF+工艺线上生产,并且开始讨论Zynq也进行升级。仅仅是升级还是低估了它们,因为Zynq UltraScale+ MPSoC是完全重新设计的,不只是包含一个,而是三个ARM IP核--应用处理单元配备双Cortex-R5核,图形处理器单元配备Mali-400MP。

 

 

“这不是完全嵌入式Soc。”至少在充实的配置上。最小的版本是484引脚,19X19mm封装,而最大的是1924引脚,45x45mm封装。他们的产品列表和选择指南讲述了整个来龙去脉。实际上,从上面的表可以看出大部分是针对基础设施的。


一方面,我们还有新的,经过升级的Intel-Altera,也许用一个小的国防产品就可以满足这个应用,面向服务器和云服务。

 

另一方面,我们有火爆的ARM构架芯片公司,有很大可能支持服务器和客户,移动或者嵌入式SoC。

 

Re/Code引用Patrick Morehead对FPGA的评价:
当公司为服务器CPU工作时,ASIC原型和工作负载得到优化。他忘记了一件事情:建筑设备在低容量时,需求不能判断ASIC定制成本。这就是为什么赛灵思在国防和视频广播圈子里占有大量市场的原因--烦人的处理需求适合FPGA加速器来处理,但是没有太多的系统构建。典型的雷达和图片处理构架具有高数据速率,FPGA在前端可以解决,低数据速率通过一般的CPU和软件可以搞定。

 

当然,这需要两种芯片。一个常规的赛灵思Virtex UltraScale+ FPGA当然能够被连接,带有ARMv8核的博通SoC。(有趣的是,Avago-Broadcom充当服务器平台。)但是他的两颗芯片和缓存一致性在一些应用仍然有问题。基于其它原因,如果没有错的话,继承性获胜。

关于OpenHW | OpenHW使用说明 | FAQ | 相关法律 | 版权声明 | 网站地图
联系邮件:aimei@eefocus.com  联系电话: 0512-80981663-8069    Fax:0512-80981279
Powered by eefocus.com