网站搜索:
第1节 Verilog HDL 语法
文章出处:与非网
更新于2008-05-18 07:41:26

Verilog HDL 语法

   基本语法结构

  • 注释
  • 空白符
  • 四值逻辑
  • 标识符
  • 专用标记:$、#、`、
  • 常量
  • 基本数据类型(net、register、parameter)
  • 运算符
  • ……

<<上一节  下一节>>



关于OpenHW | OpenHW使用说明 | FAQ | 相关法律 | 版权声明 | 网站地图
联系邮件:xiaoquan@eefocus.com  联系电话: 010-58859035-8012
Powered by eefocus.com