如下图所示，两个电路中都有两个输入S(置位)和R（复位），也都有一个输出Q（为表示方便，以后存储器的输出信号都称为Q）。当S输入有效时，“置位”输出到1，当R输入有效时，“复位”输出到0。
在左图的与/或电路中，S必须是1来驱动Q到1，且R必须是0来驱动Q到0（所以S是高有效而R是低有效）。在时刻2的S上升沿，Q被置位，Q保持其置位知道时刻3被复位。因此，Q具有存储功能，它在输入S无效后仍然保持在1，即它在时刻2和时刻3之间存储下了逻辑1。同样的，当R有效时（下降沿），Q被复位到逻辑0，并且保持该值，直到未来某一时刻再被改变，即改电路能够存储逻辑值0。
在右图的或非门电路中，S必须是1并驱动Q到0，R必须是1并驱动Q到1（所以这里S和R都是高有效）。由于与/或门电路需要更多的三极管，且其电路的输入信号需要相反的有效电平，所以一般不使用与/或门来构造存储器电路。我们鼓励读者仔细阅读并研究下面这些电路以及时序图，并能理解给出的行为特性。
下图中有或非电路还有类似的与非电路。这两种电路都经常用在存储器电路中，且都称为“基本单元”，与非基本单元的时序图可以很容易的画出来，与或非门的时序图类似。
由于与非门和或非门电路是对称的，所以其输入都可以用S或R来表示。为表示方便，输入S驱动的输出如果为1，则称为Q，输入S驱动的输出如果为0，则称为QN（因此上图中的或非门电路就标错了，下图中是正确的）。在或非电路中，S为1将驱动输出为1（已知R为0），所以或非电路的输入为高有效。而在与非电路中，S为0将驱动输出为1，所以与非门电路的输入为低有效。
如下图所示，重新绘制了基本单元并用其组成了交叉耦合电路，其中的反馈路径作为重点用粗体线表示了出来。在或非基本单元中，输出Q是由R直接驱动的，所以R可以决定输出Q，而与S无关：如果R为1，那么Q就为0，与S无关。因此，或非门基本单元也称为“复位优先”。在与非门基本单元中，输入S可以决定输出Q，而与R无关：如果S为0，那么输出Q为1，与R无关。因此与非门基本单元也称为“置位优先”。在真值表中，如果两个输入都有效时，置位优先和复位优先的区别就很明显了。在复位优先的或非单元中，当R有效时（最后一行），Q被置为0，而在置位优先的与非单元中，当S有效时（第一行），Q被置为1。
通过研究上面的真值表和图，可以得出以下结论：
两个电路的真值表中间两行是一样的（当S和R其中任一个有效时，Q和QN都被驱动到其反向电平）。
当两个输入都有效时，Q和QN的逻辑电平相同（它们不再翻转）
当没有输入有效时，反馈回路的逻辑电平决定了电路输出。
基于这些结论，我们可以为基本单元来定义以下的行为特性（记住，对于或非单元，置位和复位信号是高有效，对于与非单元，它们是低有效）：
当只有置位信号有效时，Q为1且QN为0；
当只有复位信号有效时，Q为0且QN为1；
当置位信号和复位信号同时有效时，Q和QN同时为0（或非单元）或1（与非单元）；
当置位信号和复位信号都无效时，输出有存储在反馈回路的逻辑值决定。
如果基本单元的两个输入信号同时无效，那么反馈回路就变成不稳定态，且存储器在不稳定态区域中暂时性迟滞。其结果就是两个不同的电平值同时进入反馈回路，而这些值相互串扰从而造成回路振荡。在仿真器中，将所有的门延迟时间设为同一个值，并且在同一时刻改变输入信号，就可以看到所说的振荡现象了。在实际电路中，门延迟时间是不确定的，且输入也不可能在同一时刻同时（精确到皮秒）改变。因此，只是有可能看到振荡现象，但只是一瞬间。同样的在输出中就表现为1和0之间的暂时性“悬空”。两种现象都表明了亚稳定态，这时存储器的输出会不在任何一种稳定操作状态范围内。在实际电路中，可以不必关心亚稳定态，因为即使产生了，它也会很快的结束并进入稳定状态。但是有一点很重要，就是要注意器件也有可能进入亚稳定态而永远不能消除。
在实际存储器电路中，既可以使用与非门，也可以使用或非门作为基本单元。在下面的讨论中，我们使用与非门基本单元，或非单元也可以类似的构造出。
练习1：在Xilinx工具环境中创建并仿真练习文档中的与非门基本单元，
练习2：在Xilinx工具环境中创建并仿真练习文档中的或非门基本单元，
练习3：修改与非门基本单元的仿真，并找出所有可能的亚稳态情况。
