OpenHW, 中国首个开放源码硬件社区-- 第11节存储器电路的VHDL描述 -

第11节存储器电路的VHDL描述

更新于2008-05-16 12:42:39

结构性VHDL可以用来描述存储器电路，其方式和描述“前馈”式电路一样。比如，表达式

描述了一对交叉-耦合与非门，并组成了一个基本单元。也可以使用类似的代码来描述一个D锁存器或DFF。用这种方式写结构性VHDL代码允许更加详细的描述电路模型，因为在每个逻辑门中可以加入延迟描述。

行为性VHDL也可以通过处理表达式来描述触发器，锁存器以及其它类型的存储器电路。过程表达式是最基本的VHDL表达式，并且它是我们前面讨论的所有信号赋值表达式“后台运行”的基础。

今日要闻

台积电与联电大客户...

赛灵思45nm Spartan-6 F...

项目团队

基于马科夫随机场的...