这一章节主要讨论研究一些执行二进制数算术处理操作的组合电路，包括加法器，减法器，乘法器以及比较器。算术处理电路一般包括有2套或多套8，16，32比特的数据总线，并产生相同位数的输出。它们的出现带来了特殊的设计挑战，这是由于它们有太多的输入从而导致真值表中有太多的真值组合（比如一个电路有8比特总线，这就需要真值表中有 或是650000行的组合）。这一章节将介绍一种“分而制之”的设计方法，即众所周知的“比特分段”法，该方法非常适合于算术电路设计，对于其它的二进制输入电路也非常适用。使用这种方法，总线宽度的操作可以被分割成一比特一比特的操作，从而可以用更简单的真值表来定义，从而也可以更方便的用已知的设计技术来处理。而这样的设计方法最大的难点就在于能否发现怎样将已知的问题分割为简单的比特操作。
本章还将介绍结构性VHDL设计，不管在概念上还是在方法上，该VHDL设计都可以与原理图法并行进行。结构性VHDL设计是分层次进行的，顶层的设计是由次一级的且独立的VHDL实体结构设计单元组成的。和原理图设计一样，VHDL次一级设计单元中的信号也可以连接到整个电路的输入输出信号上，或是连接到内部信号中，这些内部信号在当前级别之外是不可见的。专用VHDL表达式可以用来申明和实例化器件，以及定义内部信号。结构化的方法通常用在大型设计上，在这些设计中预存的电路模块可能已经存在，或是要对细节进行仿真的时候。
我们要特别关注一种电路，该类电路组合了很多我们以前遇到的设计和技术。这样的电路就是我们所知道的“算术逻辑单元”，即ALU，它是计算电路的核心。第一眼上来去，ALU的设计好象是很复杂、很棘手，但是你要知道，这个设计只是你学过的方法和电路的一个直接应用。主要的挑战在于在开始设计之前以及在随后的一步一步严谨设计过程中，你是否能够彻底理解设计问题。
