减法器使用两组N比特操作数来产生一个N比特结果和一个借位信号。在数字系统中很少遇到减法电路（后面将要解释为什么）。有兴趣的话仍然可以设计它们。类似于加法器，最简单的减法电路执行从最低位到最高位的减法操作，而最简单的设计方法就是使用比特分段的方法。设计过程几乎和加法器一样，通过对减法的分析就可以得到减法器电路的要求。基于这样的观察，就可以画出真值表，然后通过真值表就可以设计出电路。一旦设计好了比特分段减法器，就可以通过复制N次来构造出N比特减法器。
全减器电路和全加器电路只有很细微的区别，在减法器中需要两个非门，而加法器中不需要。使用全减器可以构造“超前借位减法器”来将任何两组N比特数相减，但是RBS电路和RCA电路一样有慢操作频率的特性。除了这种减法器，还有更高效的减法器结构。但需要对加法器电路作少许的修改，并使用修改了的加法器作为减法器。使用这样的方法，如果被减数有负号，那么可以将减数加上带负号的被减数（被减数就是被减数减的数）。比如，5-3可以写成5+（-3）。因此，这就需要一种方法在数字电路中来表示负数。
