如样例代码中所示，我门在VHDL赋值表达式中使用关键字“after”和一个时间值来指定时间行为。在最简单的例子中，我们使用一个延迟值来定义输入改变到输出改变的时间。比如在右图第二个样例代码中，Y要在A,B或C改变后3ns才能赋予新值。 
       上面的例子将整个电路作为一个实例，并给整个电路赋值一个延迟值。尽管这是一个简单的方式来赋值延迟，但它却隐含有大量有用的信息。一般情况下，如果你想在电路中给延迟信息建模，那么最好给每一个逻辑门赋值延迟，包括那些驱动输入输出之间的内部逻辑门。那么更加详细的仿真就可以指出各逻辑门造成的延迟是否会导致问题出现。 
       第三个样例通过给每一个电路节点赋值延迟值给出了一个更加细节性的描述。当更复杂的赋值表达式被分割成类似于这样的多个赋值部分，那么就可以更加细节化的赋值延迟值。以后当这一VHDL代码被仿真时，在示波器中就可以检查每一个信号节点。

 

 

<<上一节    下一节>>