FSL总线简介

FSL_V20快速单连接（FSL）总线是一个单向的点对点通讯总线，可用来连接FPGA上的任意两个带有FSL总线接口的设计元素并提供两者间的快速通讯信道。Xilinx MicroBlaze™ 处理器最多可支持8个FSL主设备接口和8个FSL从设备接口。这些接口被用于处理器的寄存器堆和FPGA片内的硬件之间的数据传输，单个数据传输操作消耗的CPU时间不超过2个时钟周期。

FSL总线具备以下主要特征：

• 实现了单向的、点对点的、基于FIFO的通讯；
• 提供了不共享的、无需仲裁的通讯机制，可以用于在带有FSL接口的主设备和从设备之间快速传送数据；
• 提供了额外的控制位用于注释被传输数据，这个控制位对于从设备有多种用途，例如，将被传输数据作为一个控制字解码，或者用这个位来标示一个数据帧的起始或结束；
• 支持的FIFO深度最小为1，最大为8K；
• 支持同步和异步两种FIFO模式，这允许FSL的主从端能以不同的速率工作；
• 支持两种FIFO实现方式：双端口Block RAM或LUT RAM，SRL16移位寄存器；

如图6.1. 1所示，FSL总线有一个主设备端和一个从设备端，其结构类似于一个FIFO，主设备端是FIFO的数据写入端，从设备端是FIFO的数据读出端。FSL总线和FIFO一样提供数据有效标志（FSL_S_Exists）和满标志（FSL_M_FULL）。FSL总线的读写时序如图6.1. 2和图6.1. 3所示。

图6.1. 1 FSL总线方块图

图6.1. 2 FSL主设备写入数据的接口时序图

图6.1. 3 FSL从设备读取数据的接口时序图

<<上一节    下一节>>