3.1.1 ISE Design Suit10.1综述
目前，FPGA设计人员希望设计工具不仅支持先进的生产工艺（65nm），还要同时提供更好的工具性能、更高的效率和更丰富的功能，更快实现设计时序收敛和设计反复，快速解决时序以及低功耗等问题。此外，由于工程浩大，必须通过团队合作来完成设计，因此要求设计工具满足团队设计所有要求，通过一个集成常见应用环境的工具来提高团队成产力，并通过片上系统FPGA促进真正的系统级解决方案。鉴于此，Xilinx推出了新一代ISE Design Suite 10.1版设计套件，从正面解决FPGA设计师所面临的严峻挑战，并且第一次提供了一个统一了逻辑、DSP以及嵌入式应用设计人员需要的解决方案。ISE Design Suite 10.1为设计的每一步提供了直观的生产力增强工具，覆盖从系统设计探索、软件开发和基于HDL硬件语言设计、直到验证、调试和PCB设计集成的全部设计流程。
3.1.2 ISE Design Suit 10.1的创新特性
在过去的几年内，ISE设计工具一直被用户评为业界最佳解决方案，ISE Design Suite 10.1继承了ISE以前版本的全部优点；此外，它还具备以下8个创新特点，为大规模、复杂FPGA设计提供更高的性能和更高的生产力。
1． 一个套件统一提供全面的客户解决方案
和以往版本相比，ISE Design Suite 10.1的最大特点就是融合了Xilinx公司发布的所有软件包，为不同用户提供了统一的开发平台，同时支持逻辑、DPS和嵌入式设计的全面设计环境，且具备完全的互操作能力。同时，协调提供了完整的客户解决方案，无缝集成了系统级设计、IP核、RTL设计、功能验证、RTL综合、布局布线、功率分析、ChipScope调试、嵌入式系统软硬设计以及完善的第三方EDA工具。通过电子化交付流程保证用户快速方便地获得所有产品的最新更新和评估。更为重要的是，ISE Design Suite 10.1提供了一个可定制的环境，可通过定制来适合设计人员的不同需要；无论用户选择何种定制方案，都通过一个单一序列号来管理，无须像以前版本中的ISE Foundation、EDK以及ChipScope等采用独立的序列号控制。
2． 编译速度提高两倍
ISE Design Suite 10.1以平均运行速度提高两倍的特性极大地加快了设计实施速度，使得设计人员可在一天内完成多次反复设计。这对于团队设计是非常重要的，更快的运行速度极大地节约了开发时间，加快了产品的上市速度。
3． SmartXplorer技术提供的设计性能提升高达38%
ISE Design Suite 10.1的另一个重要意义是及时采用了SmartXplorer技术，这一技术专门为解决设计人员所面临的时序收敛和生成力这两大艰巨挑战而开发。SmartXplorer技术支持在多台Linux主机上进行分布式处理，可在一天时间内完成多次实现过程。通过分布式处理和多种实施策略来确定最优策略，性能（最高时钟频率）可以提升多达38%。同时，SmartXplorer技术还为用户利用独立时序报告监控每个运行实例提供了相应的工具，通过多组策略支持进入更广泛深入的实现探索。此外，还通过对主流和大规模密度器件进行算法优化和微调，改善大规模（DSP48、块RAM）的布局，利用总线敏感的IO布局工具，将总线布置在一起，使性能平均再提高8%。
4． 集成的PlanAhead Lite提供了终极生产力
集成的PlanAhead Lite工具，为用户提供了强大的布局规划和分析功能，并提供动态局部重配置的功能。
首先，简化管理目标FPGA和PCB之间接口的复杂度，并提高用户设计的性能，当与ISE结合使用时，可获得30%的性能提升。同时，支持设计分析和布局规划，为用户提供了可视化显示关键路径和布局规划以提高性能。
其次，PlanAhead技术支持在设计早期阶段智能地实现管脚定义（PinAhead），从而避免了在设计后期经常发生的与引脚布局相关的修改。在过去，这种修改通常需要利用交互式引脚布局才能完成设计规模检查。在PlanAhead工具中，引脚分配完成后，还可使用逗号分割值（CSV）文件或通过VHDL或Verilog头文件输出IO端口信息。
第三，提供了从前端到后端的动态局部重配置的简化方案，动态局部重配置技术是FPGA领域的最新技术之一。在FPGA运行时，通过JTAG或SelectMAP（ICAP）重新配置部分区域，而不影响非重配置区域的正常工作。
5． 添加了新的基于策略的设计实施
ISE Design Suite 10.1推出的基于策略的设计，进一步简化了确定最优实现设置的过程，让尝试优化的工作由工具来完成，不必用户输入复杂的设计。设计人员可规定和设置自己独特的设计目标，可以是性能最大、优化器件利用、降低动态功耗或者是实施时间最短。利用这一资源面积优化策略，逻辑资源利用情况平均可减少10%。
6． 与第三方EDA厂家广泛合作，可提供更优化的验证能力
ISE Design Suite 10.1还受益于Xilinx公司同业界领先EDA供应商的良好合作，通过广泛联合提供更好的设计验证能力。Xilinx公司和Mentor Graphics公司的强强联合，提供了业界第一个IEEE IP加密硬IP模型，使运行速度缩短多达一倍。新的性能优化BRAM、DSP以及FIFO仿真模型进一步将RTL仿真运行时间缩短了一倍。由于在设计中，有80%左右的时间是用来验证设计的，因此上述改进无疑加快了产品面市时间。
7． 简化系统设计
为帮助用户更快实现嵌入式和DSP设计，ISE Design Suite 10.1还对Xilinx嵌入式和DSP工具进行了进一步的易用性简化。例如：统一的互操作性保证了用户可以在ISE Design Suite 10.1中容易地增添System Generator模块。EDK和System Generator技术之间不同工具的集成得到进一步的增强，提供了集成领域专用的设计环境，可在System Generator中导入/导出EDK项目用于硬件协同仿真、方便地将DSP设计从System Generator设计集成到ISE中以及利用System Generator自动生成用于EDK的DSP加速器，为同时涉及嵌入式和信号处理的更复杂FPGA SoC设计提供支持。
8． 增强功率分析和优化功能
业界研究表明，满足功率预算是FPGA设计人员面临的一项越来越大的挑战，特别是工艺几何尺寸的不断缩小进一步加剧了这一问题。ISE Design Suite 10.1为用户提供了在设计过程中尽早分析功率要求的功能，同时还可以在设计过程中优化动态功率。第二代XPower功率分析工具提供了改善的用户接口，按照模块、结构层次、电源轨和使用的资源来分析功率更为容易，因此进一步增强了功率估算功能。信息可以通过文本和HTML报告格式给出。与其它逻辑供应商提供的静态估算网页相比，这是一项巨大进步，同时在提供准确的功耗信息方面是一个飞跃。ISE Design Suite 10.1提供了便捷全面的功率优化功能，利用集成的“功率优化设计目标”功能，用户可以简单地完成功率优化流程。通过映射和布局布线算法的改进，对于采用65nm Virtex-5器件和Spartan-3 Generation FPGA的设计动态功率平均可降低10%和12%。
