图5-13 核插入器的用户界面
菜单栏由一系列常用处理命令的下拉菜单组成：
【文件（File）】：包含了新建工程、打开工程、保存工程、刷新网表、插入和删除单元、参数选择设计、插入核以及推出等操作等命令。其中，刷新网表命令用于更新输入的网表文件，在实际应用中，当设计文件的网表变化时，ChipScope Pro会自动提示更新网表文件。
【编辑（Edit）】：包含了新建ILA单元、新建ATC2单元、核单元删除以及参数配置等操作命令。
【插入（Insert）】：包含了【Insert Core】命令，在各项设置完成后，将ChipScope Pro的网表插入到原设计的网表中。
【帮助（Help）】：包含了ChipScope Pro软件的版本信息。
（2）项目浏览器
项目浏览器列出了插入到设计中的所有ICON核和ILA核，选中一个核后，就可以在参数设置对话框中查看或修改其参数。
（3）参数设置对话框
参数设置对话框用于查看和设置ICON核以及ILA核的参数。
（4）信息显示窗口
核生成器所有工作状态信息都在该窗口显示。
2．Core Inserter的基本操作
核插入器中的工程文件（后缀为：.cdc）保存了与源文件、目标文件、核参数以及配置等所有相关信息，允许设计人员保存和找回不同阶段的配置信息。此外，.cdc文件可以作为ChipScope Pro分析仪用来提取信号名的输入文件。
当核插入器第一次打开时，所有相关区域都是空白的，可以通过File → New来新建工程，也可以通过File → Open Project来打开已有工程。
（1）指定输入、输出文件
输入、输出文件在参数设置对话框中完成，如图5-14所示，具体通过下面3个步骤完成：
首先，指定输入网表文件（.ngc）；
其次，单击“Browse”按键，指定.ngc网表文件存放的目录；
最后，指定输出网表的存放目录和输出存放目录。
如果在ISE中启动核插入器，输入和输出目录是ISE自动设置的，且其参数只能在ISE中改变，而不能在核插入器中修改。
图5-14 核插入器的配置界面
（2）工程级参数
对于芯片型号、SRL16结构单元的使用以及RPM的使用这三项工程级参数，在每个工程中都必须进行设置。目标FPGA芯片的信号在Device Setting区域中的Device Family下拉中选择。由于ICON核和捕获核的结构都是根据不同的芯片类型进行优化的，因此需要根据电路板选择合适的芯片型号。其默认选项为Virtex-4系列。
“USE SRL16s”检验栏用于配置生成核是否采用SRL16以及SRL16E组件，该选项只在Virtex-2以上或Sprtan-3以上系列芯片可选，如果不选择该检验栏，将使用触发器和复用器来实现，从而提高时序性能，但增加了核所占的资源。在默认情况下，为了节省资源，该选项是选中的。
RPM用于配置是否将单个的核资源进行相对布局。该选项将为布局布线工具添加约束，使所有ChipScope Pro逻辑达到最优布局。如果设计使用了大部分的资源，那么满足布线约束的难度非常大，通过Use RPMs选项可以辅助布局布线器满足相应的时序。默认情况下，该选项是选中的。
核插入器左边就是核的资源使用率面板，显示了插入到网表中的核的LUT、FF以及块RAM等资源的占用情况。资源占用数值取决于核的数量、种类及其参数配置情况。
（3）核配置选项
由于各个核的功能和配置参数的意义是不同的，因此下面对常用的ICON核、ILA核以及ATC2核配置进行简单说明。
① ICON核配置说明
由于在所有核中，ICON核是所有核和JTAG边缘扫描电路的通信控制器，因此首先对其进行说明。其参数配置界面如图5-15所示。
图5-15 ICON核的属性配置界面
如果选中“Disable JTAG clock BUFG insertion”选项，则实现工具在对JTAG时钟布线时选用普通布线资源来代替全局时钟资源。默认情况下，ChipScope Pro是选用全局时钟资源的。注意在全局时钟资源不紧张时，尽量使用全局时钟以保证时钟偏移最小化，从而保证时序稳定。即使全局时钟资源不够而不得不禁用BUFG时，也必须添加相应的约束，使JTAG时钟线上的抖动尽可能小。当ICON参数配置完后，点击“Next”或者新建ILA单元来自动生成ILA单元；当需要添加ATC2核时，新建ATC2单元即可。
② ILA核配置说明
ILA核的配置【Selcet Integrated Logic Analyzer Options】分为3个部分：核触发条件的配置、核捕获条件的参数配置以及网线连接配置，如图5-16所示（设置完ICON核后，点击“Next”即可出现该界面）。
图5-16 ILA核触发条件的配置界面
【Trigger Parameters】选项用于设定触发输入信号以及触发条件判断单元。输入触发端口数在下拉栏“Number of Input Trigger Ports”中选择，最多有16个端口，并以TRIG n命名各个触发端口，n的范围为0~15。每个触发端口都有位宽（触发端口的信号线总数）、触发条件判断单元个数以及类型等参数，其中各个端口的位宽可独立配置，且其范围为1~256；一个端口可以有多个触发条件匹配单元，在“# Match Units”下拉栏中选择，但一个ILA核总的触发条件匹配单元的个数超过16。触发条件匹配单元越多意味着采集信号的灵活性越大，占用的物理资源也就越多，因此在满足触发条件的情况下，应尽量减少触发条件判断单元的个数。
图5-17 ILA核捕获条件的配置界面
ILA核缓存器所能够存储的最大采样值个数称为数据深度，与数据宽度共同决定了块RAM的占用数。核生成器和插入器能根据相应配置准确给出块RAM的个数。其单项数据位宽指标最大为256比特，单项最大存储深度为16384。例如在Virtex-4芯片中，其块RAM为18k比特，因此采集的数据深度和宽度满足：深度 宽度 18 1024 块RAM的个数。如果选中【Data Same As Trigger】选项，则数据与触发信号相同，这是一种很常用的模式，可以捕获和采集触发逻辑分析仪的任何数据。然后在【Trigger Ports As Data】中选择作为数据的触发端口。在该模式下，ILA核将忽略数据端口，可以减少逻辑资源和布线资源，但总的数据宽度仍要小于等于256。如果不选中【Data Same As Trigger】选项，数据和触发信号独立，在采样数据远小于触发位宽时，可以减少采集数据量，节省块RAM资源。完成上述设计后，可以在主窗口的左边看到资源占用情况。然后点击“Next”按键进入线网连接界面，如图5-18所示。
图5-18 ILA核的线网连接配置界面
如图5-18所示，由于目前为建立核端口和设计线网信号的连接，所以“Net Connections”中的所有信号都为红色显示。点击“Modify Connection”，会弹出“Select Net”配置界面，如图5-19所示。
图5-19 ILA核与设计线网信号连接界面
首先在“Net Selections”栏选择Clock Signals或者Trigger/Data Signals子目录，然后在相应页面选中ILA核中的信号列表；再在左侧信号线网列表中找出期望观测的信号，最后单击右下角的“Make Connections”按键，完成一次连接。只有将Chip Scope核中所有信号都连接了相应的线网，设计才能被正确实现。
