主要成员
liuzhengyuliu的标识图片 liuzhengyuliu [创建者
victoire的标识图片 victoire [普通成员
guoshaojun的标识图片 guoshaojun [普通成员
alxia123的标识图片 alxia123 [普通成员
ab8780000的标识图片 ab8780000 [普通成员
xwcgcg的标识图片 xwcgcg [普通成员
杨依的标识图片 杨依 [普通成员
申请参加这个项目
了解该团队的信息
帮助文档
 
项目信息
项目名称:基于FPGA的视频图像叠加系统设计  
项目信息:
应用领域:航空/国防
设计摘要:
视频叠加技术广泛地应用于科学研究,工农业生产,军事科技和新闻媒体等各个领域。本文介绍了一种基于FPGA的视频叠加系统的硬件设计和软件实现。硬件上采用赛灵思公司FPGA作为开发平台,软件上采用Verilog硬件描述语言,以赛灵思公司的ISE集成开发软件作为开发环境。最后,达到实现几路视频的受控的叠加及亮度调节。
系统原理和技术特点:

在本次设计中,主要在XilinxXC4VSX25上采用verilog编程来实现两路图像视频的输入,叠加和输出。

在本设计中,如果外部视频源为VGA格式的图像,图形卡的输出也为VGA格式,则图像的叠加变为两路VGA信号的同步问题,由于需要对外部图像的对比度进行调节,因此在外部RAM中开辟缓冲区用于保存外部视频图像,开辟三个1024*768*3的缓冲区保存外部视频源的三帧连续图像,以图形卡的的行场同步信号和时钟信号作为外部视频源叠加到FPGA的同步信号。三帧的缓冲空间可以保证三个缓冲区中至少一帧达到就绪状态,可以和图形卡的输出信号同步输入到FPGA中进行叠加。

如果外部视频源为PAL格式的图像,图形卡的输出为VGA格式,首先存在PAL制式的奇偶场合成一帧图像问题,其次图像的叠加变为VGA信号和PAL格式的同步问题,由于PAL的帧率为25-30fpsVGA的帧率为60fps。因此在外部RAM中开辟三个720*576*3的缓冲区保存外部PAL视频源的三帧连续图像,以图形卡的的行场同步信号和时钟信号作为外部PAL视频源叠加到FPGA的同步信号。三帧的缓冲空间可以保证三个缓冲区中至少一帧达到就绪状态,为了满足帧率的匹配,每一帧PAL制式的图像输入到FPGA中两次,即每一个缓冲区读两遍。

叠加的思想是当图形卡的输入信号为全高(255)的的时候,FPGA的输出为外部视频源的图像值,否则为图形卡的图像值。在特定的区域内可能需要将图形卡的像素值进行淡化,以突出视频源的图像信号。

由于FPGA输出为VGA,和输入信号在时钟和行场信号上一致,因此在FPGA的内部开辟两个线性的FIFO作为缓冲输出即可以满足输入和输出的同步。

图像对比度调节的设计思想是FPGA通过SPI或者I2C接口实时接收外部调节模拟量的的数字化结果,此时如果正在读取一帧图像则放弃对当前帧的对比度处理,对当前帧的下一帧进行对比度处理。可以保证调节对比度图像不会有太大的闪烁。

 

原理图.jpg
系统框图:原理图.jpg
软件流程介绍: 参赛文档.rar [6.2 MB]
当前项目状态: 作品已完成,相关资料已提交!
参赛信息:
指导老师姓名: 肖潇
指导老师职称: 讲师
学校: 西安电子科技大学
研究方向: 智能交通
参赛情况: 第三届OpenHW开放源码硬件与嵌入式大赛
需求信息:
拟采用的平台:Atlys Spartan®-6 FPGA 开发套件
是否需要设计扩展板?
需要的基本功能:
最新版本:
请同时下载该项目版权声明
update 12-03-30 06:03:02
软件代码
相关文件:
video_add_program.zip  3.8 MB 
了解整个项目的开发记录
相关评论:  
添加评论  更多评论
正在读取数据……
关于OpenHW | OpenHW使用说明 | FAQ | 相关法律 | 版权声明 | 网站地图
联系邮件:aimei@eefocus.com  联系电话: 0512-80981663-8069    Fax:0512-80981279
Powered by eefocus.com