主要成员
hiticeberg的标识图片 hiticeberg [创建者
bailin7134的标识图片 bailin7134 [未验证
充电,充电....
missxuan0503的标识图片 missxuan0503 [未验证
可以下馆子的标识图片 可以下馆子 [未验证
xlsman的标识图片 xlsman [普通成员
zhwsmile的标识图片 zhwsmile [普通成员
yuyanshuo的标识图片 yuyanshuo [普通成员
申请参加这个项目
了解该团队的信息
帮助文档
 
项目信息
项目名称:基于FPGA的实时金融指数行情并行计算  
英文名称:FPGA-based parallel computing real-time financial  
项目信息:
应用领域:网络与通信
设计摘要:
金融是现代经济的核心,金融现代化、市场化和国际化程度不断提高,与社会主义市场经济体制相适应的金融体制初步建立,并在优化资源配置、支持经济改革、促进经济持续发展和维护社会经济稳定方面发挥了重要作用。近年来,资本市场的快速发展和算法交易技术(尤其是高频交易)在全世界范围内的应用,使得交易所在低交易延时领域面临着巨大的技术挑战。
要达到的目标:
(1)实现实时金融指数的大规模硬件并行加速,将数据处理的性能提升3-4个数量级。给出数据获取、数据分析、数据发布的总时间开销的最大加速比以及资源扩展性价比分析。
(2)实现基于FPGA的千兆以太网数据获取与硬件协议栈解析,突破软件协议栈解析的性能瓶颈;设计并实现行情驱动的硬件数据缓存、数据分发、并行调度与管理;实现基于FPGA的异构与同构计算单元相结合的大规模数据并行处理,实现多粒度流水控制和资源复用。
(3)提出加速平台集成方法,设计集成平台的芯片级与板级的动态扩展结构;给出FPGA并行处理性能随计算模型复杂度、股票信息数量、数据传输速率变化的评测分析报告,以及股票交易系统业务类型的硬件加速适应性分析报告。
系统原理和技术特点:

一、技术原理:

(1)系统结构图,主要由数据接收模块、股票信息并行处理模块、数据发送模块组成。数据接收模块主要负责协议包的跨层解析以及包过滤。股票信息并行处理模块是整个系统的算法核心,采用高速并行方式分析股票信息,计算相关指数,并通过数据发送模块快速发布。在股票信息并行处理模块中,算法定向单元负责调度下层的异构逻辑块,异构逻辑块通过同构逻辑晶格完成最基础的数据计算。在股票信息并行处理模块中,将所有的数据存储于FPGA内部的分布式RAM中,突破了IO传输的瓶颈。(2)为了便于用户自定义计算规则和业务扩展,从设计架构上采用读入配置文件的方式并且提供扩展空间,实现配置性和扩展性。可配置性:为用户设计图形化的配置界面软件,当软件接受用户计算请求后会自动生成相应的配置文件,来配置FPGA中的配置寄存器,实现不同要求不同需求、不同用途的运算。可扩展性:在系统设计中,预留新合约扩展空间,以哈希表等数据结构存储运算。运算过程中,行情数据包到来时,FPGA会通过哈希函数查找哈希表,确定数据的有效性和计算规则,进行逻辑判断进行选择。

(3)在数据分析获取过程中,以太网的协议解析占据了很大的时间比例。如果采用一般的软件解包方法,时间一般延迟包括每一网络层的解包时间和中间数据的传输时间,时间延迟可达毫秒级甚至更高。考虑到降低整个系统的数据传输延迟,进而提升处理性能,提出以下两种解决方案。1)使用FPGA集成的可配置IP核。FPGAIP核基于硬件原理实现,在数据传输延迟和网络数据解包能力上都大大优于传统的软件处理过程,而且极大缩短了开发周期,其可靠性,可配置性,通用性都相当出色。适合在项目的中前期作为数据输入的模拟测试。但是具体面向此项目IP核也会有自身的冗余,在MAC层不能进行自定义的协议解析,总的延迟大约在几十微秒至几百微秒。 2)针对本应用设计基于跨层解析的以太网数据分析模型。由于套利计算的数据源的包格式固定,封装简单,而且属于旁路数据,完全可以自行设计针对本应用的专用数据解析功能部分,方案优势和创新点在于在MAC层跨层解析数据以及包过滤,数据接收与解析时间重叠。采用状态机逐层进行包过滤,在有限机器周期内便可获得需要计算的数据,时间延迟可控制在微秒级。 基于FPGA的硬件以太网协议跨层解析能够降低传统软件协议栈的数据包处理固有延迟(可能占据整个延迟的80%以上开销),大大提高数据获取和预处理效率。

二、技术特点:

基于FPGA的硬件跨层协议解析与包过滤技术,在接收缓冲网络数据包的同时完成期货套利信息提取,大大降低软件协议栈数据包解析的固有延迟。

行情驱动的专用异构与同构计算单元的协同计算模型,充分挖掘信息计算的并行性,并具有可扩展性和可配置性。

灵活高速的套利合约发布应用接口技术,有效保证信息发布的实时性。

 

FPGA计算系统结构图 .jpg
系统框图:FPGA计算系统结构图 .jpg
FPGA内部原理图.jpg
系统框图:FPGA内部原理图.jpg
PCI-Express拓扑图.jpg
系统框图:PCI-Express拓扑图.jpg
计划书:基于FPGA的实时金融指数行情并行计算计划书.doc [620 KB]
当前项目状态:
参赛信息:
指导老师姓名: 王洁
指导老师职称: 讲师
学校: 大连理工大学
研究方向: 计算机系统结构、并行处理、信息安全
参赛情况: 第三届OpenHW开放源码硬件与嵌入式大赛
需求信息:
拟采用的平台:Virtex-5 OpenSPARC 评估平台
是否需要设计扩展板?
需要的基本功能:
最新版本:
请同时下载该项目版权声明
update 12-05-18 18:05:43
项目照片—基于FPGA的实时金融指数行情并行计算
相关文件:
项目报告书—基于FPGA的实时金融指数行情并行计算.doc  1.8 MB 
展板—基于FPGA的实时金融指数行情并行计算.doc  629 KB 
团队成员合影.jpg  223.8 KB 
项目照片—基于FPGA的实时金融指数行情并行计算.jpg  380.9 KB 
update 12-04-01 06:04:34
基于FPGA的实时金融指数行情并行计算PC工程
相关文件:
PCProject.rar  3 MB 
update 12-04-01 06:04:32
基于FPGA的实时金融指数行情并行计算FPGA工程
相关文件:
FPGAProect.rar  6.1 MB 
了解整个项目的开发记录
相关评论:  
添加评论  更多评论
正在读取数据……
关于OpenHW | OpenHW使用说明 | FAQ | 相关法律 | 版权声明 | 网站地图
联系邮件:aimei@eefocus.com  联系电话: 0512-80981663-8069    Fax:0512-80981279
Powered by eefocus.com