基于FPGA 任意波形信号发生器(图片)------毕业设计,用的是cyclone EP1C6
核心板是周立功公司的smartSOPC的QuickSOPC-1C6,内嵌32位软处理器NiosII(标准型,主频48MHz).而内部逻辑为120MHz(如DDS等)
其中正弦表可达20MHz,基本要求和扩展要求大部分满足了,唯独方波很难达到5MHZ,另外还有幅度调节在高频时衰减严重,在频率500K时幅度Vpp=20V,到了20MHz,衰减为10V,也可能是模拟滤波器做得不够好。
设计要求:
1.1 基本要求
1、输出波形:正弦、方波、三角波;
2、输出频率范围:
(1)
正弦波、方波:0.1Hz——10MHz;
(2)
三角波:0.1Hz——100KHz;
3、频率分辨率:0.01Hz;
4、方波占空比:
(1)
20%-80%,输出频率<6MHz;
(2)
40%-60%,输出频率> 6MHz;
5、输出特性:
(1)
幅度:50mVpp-10Vpp;
(2)
步进:10mV;
(3)
精度:±5%,±10mV
6、要求采用FPGA+DA的方案。
1.2 扩展要求
1、输出频率范围:
(1)
正弦波、方波:0.1Hz——20MHz;
(2)
三角波:0.1Hz——1MHz;
2、输出幅度:50mVpp-10Vpp,50欧负载。
3、增加调制功能:
(1)
AM 、FM、PM、ASK、FSK、PSK;
(2)
扫频波等任意波形
4、
增加自检及保护功能。
附件
正弦.JPG (51.15 KB)2008-6-1 14:37

正弦-示波器.JPG (48.38 KB)2008-6-1 14:44

三角波1.1MHZ.JPG (44.95 KB)2008-6-1 14:44

方波.JPG (51.87 KB)2008-6-1 15:13

AM1.JPG (40.12 KB)2008-6-1 15:13

AM2.JPG (36.31 KB)2008-6-1 15:13

FM.JPG (35.53 KB)2008-6-1 15:13

PM.JPG (44.04 KB)2008-6-1 15:13

ASK1.JPG (41.27 KB)2008-6-1 15:13

ASK2.JPG (38.25 KB)2008-6-1 15:13

ASK3.JPG (39.83 KB)2008-6-1 15:13

FSK.JPG (43.67 KB)2008-6-1 15:13

PSK.JPG (42.57 KB)2008-6-1 15:13

扫频波.JPG (36.44 KB)2008-6-1 15:13

操作界面外观.JPG (53.99 KB)2008-6-1 15:13

界面2.JPG (40.65 KB)2008-6-1 15:13

模拟部分.JPG (74.43 KB)2008-6-1 15:13

内部.JPG (90.09 KB)2008-6-1 15:13

外壳.JPG (35.78 KB)2008-6-1 15:13

信号发生器内观.JPG (69.9 KB)2008-6-1 15:13

LCD初始化界面.JPG (39.14 KB)2008-6-24 01:02

人机界面LCD.JPG (45.46 KB)2008-6-24 01:02

箱子.JPG (42 KB)2008-6-24 01:02
